| Vorwort | 6 |
|---|
| Inhaltsverzeichnis | 8 |
|---|
| 1 Feldprogrammierbare Bausteine: eine Einführung | 12 |
|---|
| 1.1 Entwicklung der feldprogrammierbaren Logikbausteine | 13 |
| 1.2 Grundlegendes | 14 |
| 1.3 Logische Programmierung | 18 |
| 1.4 Speicherelemente | 20 |
| 1.5 Programmiermodell für Schaltwerke | 22 |
| 1.6 Ein- und Ausgangsblöcke | 24 |
| 1.7 Physikalische Programmierung | 26 |
| 1.8 Programmierabläufe | 30 |
| 1.9 Testbarkeit | 31 |
| 2 High-Density PLDs (HDPLDs) | 35 |
|---|
| 2.1 Industriestandard PAL/ GAL22V10 | 36 |
| 2.2 Architekturen hochdichter PLDs | 39 |
| 2.3 Konkrete Optimierungsziele | 41 |
| 2.4 PLD- Klassen | 42 |
| 2.5 HDPLDs in der Praxis | 43 |
| 3 Anschlussnormen und Modelle für PLDs | 45 |
|---|
| 3.1 Blockmodelle | 46 |
| 3.2 Routingmodelle | 48 |
| 3.3 Input- Output- Modelle | 52 |
| 3.4 Timingmodelle | 55 |
| 3.5 Verlustleistungsmodell | 58 |
| 3.6 Elektrische Anschlussnormen | 59 |
| 4 Entwurfsumgebungen für PLDs | 61 |
|---|
| 4.1 Vergleich der Entwurfsprozesse für Mikroprozessoren und PLDs | 61 |
| 4.2 Hardwareunabhängige Übersetzung | 63 |
| 4.3 Hardwareabhängige Übersetzung | 64 |
| 4.4 Entwicklungssysteme | 66 |
| 5 Complex Programmable Logic Devices (CPLDs) | 68 |
|---|
| 5.1 Altera MAX7000 | 69 |
| 5.1.1 Architektur | 69 |
| 5.1.2 Elektrische Eigenschaften | 70 |
| 5.1.3 Varianten | 71 |
| 5.1.4 Technologische Weiterentwicklung | 72 |
| 5.2 Cypress Ultra37k | 73 |
| 5.2.1 Architektur | 73 |
| 5.2.2 Elektrische Eigenschaften | 74 |
| 5.2.3 Varianten | 75 |
| 5.3 Cypress Delta39k | 76 |
| 5.3.1 Architektur | 76 |
| 5.3.2 Elektrische Eigenschaften | 78 |
| 5.3.3 Varianten | 79 |
| 5.4 Lattice
|